集成电路逻辑综合实验课程详细信息

课程号 04833310 学分 2
英文名称 logic synthesis labs
先修课程 数字逻辑电路
中文简介 逻辑综合是数字集成电路设计优化的重要手段,逻辑综合通过RTL源代码转换成门级网表的过程实现数字设计向工艺库的映射。
在综合过程中,优化进程完成库单元的配置组合,使电路能最好地满足设计的功能、时序和面积的要求。逻辑综合为约束驱动(constraint driven),给定的约束条件是综合的目标。约束一般是在对整个系统进行时序分析得到的,综合工具会对电路进行优化以满足约束的要求。
本课程安排10个实验,通过实验内容,学习掌握逻辑综合的基本知识和实际操作。通过课程学习,学生可以掌握逻辑综合的基本方法、工具使用、优化技巧等知识。
本课程的先修课为数字逻辑电路。
本课程为实验课,上课时间安排在两周,一共10次课,每次上机4小时。
英文简介 Logic synthesis is an important method to design a digital integrated circuits. The process will translate the RTL code to gate level netlist and map the design to technology library.
Logic systhesis is the transformation of an idea into a manufacturable device to carry out an intend function. This involves three main steps:
*Design is broken down into sets of timing paths
*The dely of each path is calculated
*All path delays are checked to see if timing constraints have been met.
There are ten labs in the class. Students will learn the process and skill of logic synthesis.
The students are expected to have studied "logic circuits" before.
开课院系 信息科学技术学院
通选课领域  
是否属于艺术与美育
平台课性质  
平台课类型  
授课语言 中文
教材
参考书
教学大纲 逻辑综合是数字集成电路设计优化的重要手段,逻辑综合通过RTL源代码转换成门级网表的过程实现数字设计向工艺库的映射。本课程安排10个实验,通过实验内容,学习掌握逻辑综合的基本知识和实际操作。通过课程学习,学生可以掌握逻辑综合的基本方法、工具使用、优化技巧等知识。
逻辑综合是数字集成电路设计的自动化优化方法。本课程安排10个实验,通过相关实验内容,学习掌握逻辑综合的基本知识和实际操作。通过课程学习,学生可以掌握逻辑综合的基本方法、工具使用、优化技巧等知识
1、实验基础知识:linux环境、逻辑综合工具基础、逻辑综合基本过程;8学时;
2、工艺无关的逻辑优化:逻辑化简;4学时;
3、工艺基础:工艺库、线载模型、PVT;8学时;设定设计的工作环境、端口的驱动和负载,线负载模型等;设定好所需要用到的综合库等多种库;
4、时序约束:建立时间、保持时间、延迟时间、关键路径;8学时;设计约束描述了设计目标,包括时序和面积等。设定好正确的约束才能得到正确的综合结果。主要是定义时钟和I/O的约束。
5、优化策略:top-down和bottom-up;4学时;两种策略,各有所长,对于不同的设计要具体分析;综合工具可以根据约束对电路进行优化,也可以人为地加入命令,改变优化方法;
6、实验结果分析:根据报告来分析设计中出现的问题,进而修订所出现的问题;4学时;DRC即Design Rule Constraints,使用工艺库中的逻辑单元时对其连接所强加的限制,主要有:max_capacitance,max_transition,max_fanout;report_timing命令的默认行为是报告每个时序路径理的关键路径。可以设置各种选项以查看不同的类型时序或不同路径的时序。
7、数据保存及门级仿真:门级网表的逻辑仿真;4学时;综合完成后,保存各种数据,以供后续的布局布线使用。在DC综合完成后,保存好相应的数据,输出相应的网表,SDC(设计约束文件),SDF(时序文件),供给后续的布局布线工具使用,也可以供给静态时序分析工具读入,检查时序是否满足。
本课程为实验课,上课时间安排在两周,一共10次课,每次上机4小时。
根据实验完成情况,评定成绩。
教学评估 贾嵩:
学年度学期:16-17-3,课程班:集成电路逻辑综合实验1,课程推荐得分:null,教师推荐得分:null,课程得分分数段:80及以下;
学年度学期:17-18-3,课程班:集成电路逻辑综合实验1,课程推荐得分:null,教师推荐得分:null,课程得分分数段:80及以下;
学年度学期:18-19-3,课程班:集成电路逻辑综合实验1,课程推荐得分:null,教师推荐得分:null,课程得分分数段:80及以下;
学年度学期:19-20-3,课程班:集成电路逻辑综合实验1,课程推荐得分:null,教师推荐得分:null,课程得分分数段:80及以下;
学年度学期:20-21-3,课程班:集成电路逻辑综合实验1,课程推荐得分:0.0,教师推荐得分:8.75,课程得分分数段:80-85;
学年度学期:22-23-3,课程班:集成电路逻辑综合实验1,课程推荐得分:0.0,教师推荐得分:5.0,课程得分分数段:80-85;